开辟电子工程师讨论专贴,欢迎各位各抒己见(绝对精华文章)

首先我们谈谈芯片制造的光刻:
  光刻是加工集成电路微图形结构的关键工艺技术，通常，光刻次数越多，就意味着工艺越复杂。另—方面，光刻所能加工的线条越细，意味着工艺线水平越高。光刻工艺是完成在整个硅片上进行开窗的工作。
            光刻技术类似于照片的印相技术，所不同的是，相纸上有感光材料，而硅片上的感光材料--光刻胶是通过旋涂技术在工艺中后加工的。光刻掩模相当于照相底片，一定的波长的光线通过这个“底片”，在光刻胶上形成与掩模版（光罩）图形相反的感光区，然后进行显影、定影、坚膜等步骤，在光刻胶膜上有的区域被溶解掉，有的区域保留下来，形成了版图图形。

           光刻是集成电路制造过程中最复杂和最关键的工艺之一。光刻工艺利用光敏的抗蚀涂层(光刻胶)发生光化学反应，结合刻蚀的方法把掩膜版图形复制到圆硅片上，为后序的掺杂、薄膜等工艺做好准备。在芯片的制造过程中，会多次反复使用光刻工艺。现在，为了制造电子器件要采用多达24次光刻和多于250次的单独工艺步骤，使得芯片生产时间长达一个月之久。目前光刻已占到总的制造成本的1/3以上，并且还在继续提高。

太好了，在哪里看到的，请教一下了。我有些更细节的问题想上去查下，这方面资料实在是太少了。

很好,谢谢支持!

1. 根据工艺和结构的不同，可将IC分为哪几类？
根据工艺和结构的不同，可将IC分为三类：
① 半导体IC或称单片（Monolithic）IC，②膜IC，又可分为两种 ：   厚膜电路，薄膜电路；③混合IC（Hybrid IC）
按器件结构类型分类：双极集成电路，金属-氧化物-半导体(MOS)集成电路。
2. 用哪些技术指标描述集成电路工艺技术水平？
描述集成电路工艺技术水平的五个技术指标：集成度，特征尺寸，芯片面积，晶片直径，封装。
3. 为什么数字IC和模拟IC划分集成电路规模的标准不同？
因为数字IC中重复单元很多，而模拟IC中基本无重复单元。
4. 集成电路是哪一年由谁发明的？哪一种获得Nobel物理奖？
1958年以德克萨斯仪器公司的科学家基尔比(Clair Kilby)为首的研究小组研制出了世界上第一块集成电路，并于1959年公布了该结果。
获得2000年Nobel物理奖。
5. 为什么实现社会信息化的网络及其关键部件不管是各种计算机和/或通讯机，它们的基础都是微电子？
因为其核心部件是集成电路。几乎所有的传统产业与微电子技术结合，用集成电路芯片进行智能改造，都可以使传统产业重新焕发青春。电子装备更新换代都基于微电子技术的进步，其灵巧（Smart）的程度都依赖于集成电路芯片的“智慧”程度和使用程度。
6. 采用哪些途径来提高集成度？
提高微细加工技术；芯片面积扩大 ；晶圆大直径化；简化电路结构
7. 21世纪硅微电子芯片将沿着哪些方向继续向前发展？
1)特征尺寸继续等比例缩小，沿着Moore定律继续高速发展；
2)片上芯片（SOC）：微电子由集成电路向集成系统（IS）发展 ；
3)赋予微电子芯片更多的“灵气” ：微机械电子系统（MEMS）和微光电机系统（MOEMS），生物芯片（biochip）；
4)硅基的量子器件和纳米器件。
8. 对如下英文单词或缩写给出简要解释：
IC集成电路(Integrated Circuit， IC)
SSI小规模集成电路(Small Scale IC，SSI)
MSI中规模集成电路(Medium Scale IC，MSI)
LSI大规模集成电路(Large Scale IC，LSI)
VLSI超大规模集成电路(Very Large Scale IC，VLSI)
ULSI特大规模集成电路(Ultra Large Scale IC，ULSI)
GSI巨大规模集成电路(Gigantic Scale IC，GSI）
Wafer晶圆片，Foundry 标准工艺加工厂或称代客加工厂
IDM 集成器件制造商(IDM—Integrated Device Manufactory Co.),
IP core 知识产权核，fabless co. 无生产线公司（集成电路设计公司），chipless co. 无芯片公司（开发知识产权核公司），mp 微处理机，DSP数字信号处理，E2PROM 电可擦除可编程唯读存储器，Flash快闪存储器，A/D 模数转换，D/A 数模转换，SOI 绝缘衬底的硅薄膜(Silicon on Insulator)，SOS 兰宝石衬底外延硅结构(SOS-Silicon on Sapphire结构)


第1章  IC工艺

1. 硅集成电路制造工艺主要由哪几个工序组成？
1) 图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上； 2) 掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等； 3) 制膜：制作各种材料的薄膜
2. 制版的目的是什么？图形发生器（PG-pattern generator）是做什么用的设备？
制版是通过图形发生器完成图形的缩小和重复。在设计完成集成电路的版图以后，设计者得到的是一组标准的制版数据，将这组数据传送给图形发生器(一种制版设备)，图形发生器（PG-pattern generator）根据数据，将设计的版图结果分层的转移到掩模版上(掩模版为涂有感光材料的优质玻璃板)，这个过程叫初缩。
3. 图形转换工序由哪些步骤组成？
光刻与刻蚀工艺
4. 为什么说光刻（含刻蚀）是加工集成电路微图形结构的关键工艺技术？光刻工艺包括哪些步骤？
光刻是加工集成电路微图形结构的关键工艺技术，通常，光刻次数越多，就意味着工艺越复杂。另—方面，光刻所能加工的线条越细，意味着工艺线水平越高。光刻工艺是完成在整个硅片上进行开窗的工作。过程如下：
1) 打底膜（HMDS粘附促进剂），2)涂光刻胶， 3) 前烘， 4)对版    曝光， 5)显影， 6)坚膜，  7)刻蚀：采用干法刻蚀（Dry Etching），8)去胶：化学方法及干法去胶。
5. 说明光刻三要素的含义。
光刻三要素：光刻胶、掩膜版和光刻机
6. 正性胶(光致分解)和负性胶(光致聚合)各有什么特点？在VLSI工艺中通常使用那种光刻胶？ AZ-1350 系列是正胶还是负胶？
正胶：曝光后可溶，负胶：曝光后不可溶。
正胶的主要优点是分辨率高，在VLSI工艺中通常使用正胶。AZ-1350 系列是正胶。
7.常见的光刻方法有哪几种？接触与接近式光学曝光技术各有什么优缺点？
1)接触式光刻：分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。
2)接近式曝光：在硅片和掩膜版之间有一个很小的间隙(10～25mm)，可以大大减小掩膜版的损伤，分辨率较低
3)投影式曝光Stepper：利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式
8. 说明图形刻蚀技术的种类与作用。
湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法
  干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的
9. 掺杂工艺有几种？为了在N型衬底上获得P型区，需掺何种杂质？为了在P型衬底上获得N型区，需掺何种杂质？热扩散与离子注入工艺各有什么优缺点？
    掺杂工艺分为热扩散法掺杂和离子注入法掺杂。为了在N型衬底上获得P型区，需掺Ⅲ价元素硼杂质。为了在P型衬底上获得N型区，需掺Ⅴ价元素磷、砷杂质。所谓热扩散掺杂就是利用原子在高温下的扩散运动，使杂质原子从浓度很高的杂质源向硅中扩散并形成一定的分布。工艺相对简单，但掺杂浓度控制精确度差、位置准确度也差。离子注入是将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目(剂量)决定。
离子注入技术以其掺杂浓度控制精确、位置准确等优点，正在取代热扩散掺杂技术，成为VLSI工艺流程中掺杂的主要技术。 但需昂贵的设备和退火工艺。由于高能粒子的撞击，导致硅结构的晶格发生损伤。为恢复晶格损伤，在离子注入后要进行退火处理，根据注入的杂质数量不同，退火温度在450℃~950℃之间，掺杂浓度大则退火温度高，反之则低。在退火的同时，掺入的杂质同时向硅体内进行再分布，如果需要，还要进行后续的高温处理以获得所需的结深和分布。
11. 通常用什么方法制作SiO2薄膜？
热氧化法：干氧氧化，水蒸汽氧化，湿氧氧化，干氧－湿氧－干氧(简称干湿干)氧化法；氢氧合成氧化；化学气相淀积法；热分解淀积法；
溅射法
12. 分别说明物理气相沉积和化学气相沉积在IC工艺中的两个应用实例。
CVD(CVD-Chimical Vapor Depositiom)是通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程，具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点。较为常见的CVD薄膜包括有：  二氧化硅（通常直接称为氧化层）， 氮化硅 ， 多晶硅， 难熔金属与这类金属之其硅化物 。
PVD(PVD-Physical Vapor Deposition)主要是一种物理制程而非化学制程。此技术一般使用氩等钝气体，在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。
13. 何谓场区和有源区？
一种很厚的氧化层，位于芯片上不做晶体管、电极接触的区域，称为场区。有源区是制作晶体管的区域。
14. IC的后工序包括哪些步骤。
后工序包括：划片、粘片、压焊引线、封装、成品测试、老化筛选、打印包装。
15. 说明下列英文单词或缩写的含义:
PG图形发生器，Stepper投影式曝光，UV紫外光， DUV深紫外光， EUV极紫外光， CVD化学气相沉积，PVD物理气相沉积，APCVD常压化学气相淀积，LPCVD低压化學气相淀积，PECVD等离子增强化學气相淀积， DIP双列直插式封装，PGA插针网格阵列封装，BGA球栅阵列封装，SOP小外型封装，SOJ  J型引线小外型封装，QFP四边出脚扁平封装，PLCC塑料J型有引线片式载体封装，SMT表面安装式封装。
集成电路的基本制造工艺 流程

1. 双极型IC的隔离技术主要有几种类型。
pn结隔离和绝缘介质隔离
2. 标准隐埋集电极隔离工艺    SBC—Standard Buried Collector Process
3. pn结隔离技术有何特点？N+埋层扩散起何作用？
利用反偏pn结的高阻抗特性达到电隔离的目的。它要求隔离槽必须接电路最低电位，
由于集成电路中的晶体管是三结四层结构，集成电路中各元件的端点都从上表面引出，并在上表面实现互连，为了减小晶体管集电极的串联电阻rCS，减小寄生PNP管的影响，在制作元器件的外延层和村底之间需要作N+隐埋层提供IC的低阻通路。N+埋层扩散起的作用是：减小集电极串联电阻，减小寄生PNP管的影响。为进一步降低集电极串联电阻rCS集电极接触区加磷穿透扩散（应在基区扩散之前进行）。
4. 在隔离岛上制作NPN型管的工艺流程最少需几块掩膜版？依工艺顺序写出各掩膜版的名称。
最少需六块掩膜版。
第一次光刻—N+埋层扩散，第二次光刻—P+隔离扩散，第三次光刻—P型基区扩散，第四次光刻—N+发射区扩散，第五次光刻—引线接触，第六次光刻—金属化内连线：反刻铝，
5. 对通隔离技术有何特点？
对通隔离技术可减小隔离槽的实际宽度。
6 . 简述P阱硅栅CMOS工艺流程，每次光刻的目地是什么？
1、光刻I---阱区光刻，刻出阱区注入孔
2、阱区注入及推进，形成阱区
3、去除SiO2，长薄氧，长Si3N4
4、光II---有源区光刻
5、光III---N管场区光刻，N管场区注入，以提高场开启VTF，减少闩锁效应及改善阱的接触。
6、长场氧，漂去SiO2 及Si3N4，然后长栅氧化层。
7、光Ⅳ---p管场区光刻（用光I的负版），p管场区注入， 调节PMOS管的开启电压，然后生长多晶硅。
8、光Ⅴ---多晶硅光刻，形成多晶硅栅及多晶硅电阻
9、光Ⅵ---P+区光刻，P+区注入。形成PMOS管的源、漏区及P+保护环。
10、光Ⅶ---N管场区光刻，N管场区注入，形成NMOS的源、漏区及N+保护环。
11、长PSG（磷硅玻璃）。
12、光刻Ⅷ---引线孔光刻。PGS回流。
13、光刻Ⅸ---引线孔光刻（反刻AL）。
14、光刻Ⅹ---压焊块光刻。

什么叫真空镀膜
所谓真空镀膜就是置待镀材料和被镀基板于真空室内，采用一定方法加热待镀材料，使之蒸发或升华，并飞行溅射到被镀基板表面凝聚成膜的工艺。在真空条件下成膜可减少蒸发材料的原子、分子在飞向基板过程中于分子的碰撞，减少气体中的活性分子和蒸发源材料间的化学反应（如氧化等），以及减少成膜过程中气体分子进入薄膜中成为杂质的量，从而提供膜层的致密度、纯度、沉积速率和与基板的附着力。通常真空蒸镀要求成膜室内压力等于或低于10-2Pa，对于蒸发源与基板距离较远和薄膜质量要求很高的场合，则要求压力更低。

什么是离子注入技术？
离子注入技术是近30年来在国际上蓬勃发展和广泛应用的一种材料表面改性高新技术。其基本原理是：用能量为100keV量级的离子束入射到材料中去，离子束与材料中的原子或分子将发生一系列物理的和化学的相互作用，入射离子逐渐损失能量，最后停留在材料中，并引起材料表面成分、结构和性能发生变化，从而优化材料表面性能，或获得某些新的优异性能。作为一种材料表面工程技术，离子注入技术具有以下一些其它常规表面处理技术难以达到的独特优点：（1）它是一种纯净的无公害的表面处理技术；（2）无需热激活，无需在高温环境下进行，因而不会改变工件的外形尺寸和表面光洁度；（3）离子注入层由离子束与基体表面发生一系列物理和化学相互作用而形成的一个新表面层，它与基体之间不存在剥落问题；（4）离子注入后无需再进行机械加工和热处理

离子注入技术在IC制造中的应用
     随着离子注入技术的发展，它的应用也越来越广泛，尤其是在集成电路中的应用发展最快。由于离子注入技术具有很好可控性和重复性，这样设计者就可根据电路或器件参数的要求，设计出理想的杂质分布，并用离子注入技术实现这种分布。
            离子注入技术在IC制造中的应用
      1) 对MOS晶体管阈值电压的控制
      2)自对准金属栅结构
      3)离子注入在CMOS结构中的应用

SiO2的制备方法:
热氧化法
干氧氧化
水蒸汽氧化
湿氧氧化
干氧－湿氧－干氧(简称干湿干)氧化法
氢氧合成氧化
化学气相淀积法
热分解淀积法
溅射法
            干法氧化通常用来形成栅极二氧化硅膜，要求薄、界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因OH基在SiO2膜中的扩散系数比O2的大。氧化反应时，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。

常见的氧化方法
1 干氧氧化-氧化气氛为干燥、纯净的氧气的制备二氧化硅的热生长氧化过程。

  2 水汽氧化-氧化气氛为纯净水蒸汽的制备二氧化硅的热生长氧化过程。

  3湿氧氧化-氧化气氛为既有纯净水蒸汽又有纯净氧气的制备二氧化硅的热生长氧化过程。

  4 热分解氧化-在分解温度下，利用化合物分解和重新组合生成二氧化硅，然后使二氧化硅淀积在衬底表面上形成一定厚度的二氧化硅层的方法。

什么是隔离、隔离制造在集成电路制造中的必要性、如何进行考虑电性隔离的集成电路制造步骤的安排、隔离制造有什么性能要求。隔离方法有几种、常用的又有几种。隔离制造的质量是如何影响集成电路制造和性能的。                                                                                基本概念：

1 隔离-指集成电路制造中使在电性能上需要隔离的元器件实现绝缘隔离的过程。

2隔离墙-指集成电路制造中制造的使元器件在电性能上实现绝缘隔离的绝缘物。

3 隔离岛-指集成电路制造中被绝缘物隔离开来的用于制造器件的电性区。

4 pn结隔离-利用反向pn结的大电阻特性作为绝缘物实现的电性区之间的电性隔离过程。

5介质隔离-用绝缘介质作为绝缘物实现的电性区之间的电性隔离过程。

    6 SiO2介质隔离-用绝缘SiO2介质作为绝缘物实现的电性区之间的电性隔离过程。

    7 pn结-介质混合隔离-实现的电性区之间的电性隔离的绝缘物既有反向pn结又有绝缘介质的隔离过程。